PG电子一文读懂半导体IP-半导体IP概述

　　PG电子一文读懂半导体IP-半导体IP概述IP核，全称知识产权核（intellectualpropertycore），是在集成电路的可重用设计方法学中，指某一方提供的、形式为逻辑单元、芯片设计的可重用模组。IP核的概念源于产品设计的专利证书和源代码的版权等。

　　半导体IP是预先设计、经过验证、可重复使用的功能模块，处于产业链最上游。半导体IP是指集成电路（IC芯片）、逻辑或单元布局设计的可重复使用单元。根据不同的设计IP，半导体IP市场可分为接口IP、处理器IP、存储器IP以及其他IP。

　　芯片由芯片设计公司自主设计的电路部分和多个外购的IP核连接构成。而经过多次验证且可重复使用的外购IP核可减少设计工作量，缩短设计周期，提高芯片设计的成功率。IP由于性能高、功耗优、成本适中、技术密集度高、知识产权集中、商业价值昂贵，是集成电路设计产业的核心产业要素和竞争力体现。

　　半导体IP核可应用于芯片中多个功能部件。IP核可应用于芯片中多个组件，当前的IP供应商可提供芯片中绝大部分部件的IP，如处理器、外围接口、模拟部件、RAM/ROM、安全模块等，不同组件对应于不同的IP需求。通过将不同组件的IP组合起来构成一块完整的芯片设计版图。

　　硬核是较为成熟的板块IP，硬核主要以偏后期的版图形式存在，硬核提供设计的最终阶段产品即掩膜，掩膜是指经过完全布局布线，经过前端和后端验证的设计版图，可预见性好，同时可以针对特定工艺或下游客户进行功耗和尺寸上的优化，灵活性和可移植性差。但也因为硬核不需要提供RTL文件，从而更容易实现知识产权保护。

　　对于一些对时序要求严格的内核，可预布线特定信号或分配特定的布线资源，以满足时序要求，这一类内核可归类为固核。固核是软核和硬核的折衷，采用门级网表的IP提交形式，与芯片实现工艺仍具有一定的相关性，从而灵活性与可靠性上均为软核与硬核的折衷，由于内核的建立、保持时间和握手信号都可能是固定的，因此其他电路设计时都必须考虑与该内核进行正确地接口。如果内核具有固定布局或部分固定的布局，那么这还将影响其他电路的布局。

　　软核是最原始的IP，主要以HDL等硬件描述语言存在，软核IP的设计周期相对较短，设计投入相对较少，由于不涉及物理实现，故软核具有一定灵活性和适应性，其主要缺点是在一定程度上使后续工序无法适应整体设计，从而需要一定程度的软核修正，在性能上也无法获得全面的优化，此外，因为软核需要提交RTL源代码文件，故较易涉及知识产权的问题。

　　接口是SoC的基本功能之一，是实现SoC中嵌入式CPU访问外设或与外部设备进行通信、传输数据的必备功能。

　　接口IP品类较多，包括有线接口IP和无线接口IP。有线接口IP包括USB、PCIe、DDR、SATA、D2D（Die to Die）等，应用较多的为USB、DDR、PCIe、MIPI和以太网IP。无线接口IP主要包括蓝牙、Zigbee、Thread等。接口IP市场中Synopsys覆盖品类较广，占有较高份额。

　　据IPnest统计，各类接口IP在2021年产生了13亿美元的收入，同比增长22.7%，2026年的市场规模将达到30亿美元。另外，IPnest的数据显示，过去5年到未来5年的全球接口IP市场年均复合增长率达到16%，中国市场增长率会更高。

　　本土的接口IP企业最近几年也是异军突起，主要有芯动科技、芯耀辉、牛芯、锐成芯微、纳能微、和芯微、芯思原、灿芯、奎芯、中茵微等。

　　模拟IP即服务于模拟IC的IP，模拟芯片主要可分为电源管理类芯片与信号链芯片，分别需求对应的IP核产品，电源管理IP包括LDO、DC/DC、AC/DCIP等，信号链IP包括如AD/DAIP等。模拟芯片相较而言更多采用定制化设计或芯片厂自主设计，故模拟类IP用量相对较少，主要有Synopsys、MIPS（后被Imagination收购）等厂商布局。

　　基础IP包括部分存储IP、逻辑单元库与IO等。存储IP种类较多，基础IP类别主要包含嵌入式存储器类，其中又可分为RAM、ROM等类别，不同存储器产生不同的存储IP需求。逻辑单元库包括反相器、与门、寄存器、选择器、全加器等完成基本逻辑运算的基础单元库。IO单元也属于基础IP的类别，IO单元用于芯片信号输入、输出和电源供给。

　　安全IP解决方案主要包括信任根、内容保护、加密，以及可集成到SoC的安全协议加速器，安全IP集成解决方案主要用于实现多种安全标准的核心内容，支持机密性、数据完整性、用户/系统认证、不可否认性以及肯定授权。

　　SoC架构IP用于SoC集成，适用于多种场景，包括宽带通信、多媒体和嵌入式数据采集，包括数据路径IP、AMBA片上总线架构以及适用于标准总线接口的微等。

　　处理器IP是半导体IP中最大市场规模的子类。主要处理器IP可分为CPUIP、GPUIP、NPUIP、VPUIP、DSPIP以及ISPIP六类，其中CPUIP市场规模最大，同时也具有极高的技术壁垒与生态壁垒，当前CPUIP市场基本由ARM垄断，目前国内国芯科技专注于嵌入式CPUIP研发。其余处理器IP为专用型处理器IP，GPUIP市场中Imagination具有较高市场份额，其余海外主要玩家仍为ARM、Cadence与Synopsys三家，国内如芯原股份、寒武纪等公司对NPUIP、ISPIP、DSPIP等有所覆盖。

　　包括有线接口IP与无线接口IP，为增速最快子类。接口IP中主要为有线接口IP，有线接口IP包括USBIP、PCIeIP、DDRIP、SATAIP、D2DIP等，其中应用较多的为USB、DDR、PCIe、MIPI与以太网IP。无线接口IP主要包括蓝牙、Zigbee、ThreadIP等。接口IP中主要均为有线接口IP，据IPnest数据，有线接口IP占接口IP市场的95%。

　　物理IP可分为射频IP与数模混合IP。其中物理接口类IP如DDRIP等也可归为接口类IP，在IPnest的行业统计口径中并入到接口IP类别中。物理IP当中数模混合IP种类较多，包括SoC子系统、数据接口、存储、单元库以及模拟IP等，目前一些龙头公司如ARM、Synopsys与Cadence等均有布局。

　　物理IP中存储IP包含多种类别，应用于半导体类存储。存储器按存储介质分为半导体存储、光学存储以及磁性存储，存储IP应用于半导体类存储。半导体类存储又可分为易失性存储与非易失性存储（Non-VolatileMemory，NVM），易失性存储类IP主要包括SRAM与TCAM等其他IP，NVM主要可按可编程次数分为OTP（一次性可编程）与MTP（多次可编程），各类存储器又具有多种实现方式，而不同存储器在读写方式、可编程性、存储方式上等都具有不同特性，从而需要不同的半导体IP，适用不同场景的存储器支撑了多种存储IP的产生。存储IP市场中除三大龙头IP厂商外，SST在FLASHIP市场中技术处于行业领先地位。

　　IP创收模式为前期授权与后期版税。半导体IP授权业务主要是将集成电路设计时所需用到的经过验证、可重复使用且具备特定功能的模块（即半导体IP）授权给客户使用，并提供相应的配套软件与技术支持。知识产权授权模式为向客户交付IP时进行一次性收费，特许权授权即版税的付费模式为客户完成芯片量产和销售后按费率产生收入，版税收入将依赖于客户搭载IP产品的销量。

　　海外龙头公司均采用收取IP授权费与版税的创收模式。主要的三家龙头公司ARM、Synopsys以及Cadence均对其IP产品同时收取前期授权费用和后期版税费用。以ARM为例，ARMIP核通过前期一次性的授权费以及后期芯片量产后按销量提成收取版税的方式创收，另外两家龙头Synopsys与Cadence也采用类似的商业模式，国内半导体IP公司也采取类似的收入模式，而不少国内IP公司在IP授权与版税收入之外，还基于独立设计IP提供芯片定务，如芯原股份、芯动科技及灿芯半导体等。

　　行业酝酿期（1980-1990）。IP行业主要的三家龙头为ARM、Synopsys以及Cadence，Synopsys与Cadence均成立于80s，在行业发展早期占据领先地位的MentorGraphics也同样成立于80s，该公司后被西门子收购。ARM前身Acorn成立于1978年，并于1985便推出了第一颗ARMCPU，到1990sIP行业整体仍以技术积累与酝酿为主，相关收购案例与代表产品推出较少。

　　行业爆发期（1990-至今）。行业爆发期主要为1990s至今，1990年开始Synopsys逐步开始进行IP行业的大规模收购，并通过大量收购的方式获取了宽广的产品线，当前在以接口IP为代表的多个IP子类市场均占据行业领先地位。ARM以内生研发为重，ARM30余年发展过程中收购频率较低，通过其在处理器IP领域的绝对优势占据最大市场份额。Cadence到2010年收购DenaliSoftware才开始进入到IP领域当中，并同样通过并购的方式快速突破，但其起步较晚产品线相对较少市占率较低。

　　全球半导体IP行业高度集中，CR3达到66.2%。IP行业市占率第一为ARM，第二和第三分别为Synopsys和Cadence。国内厂商芯原股份2020年占据2%的份额，排名第七。

　　行业主要玩家频繁更迭，格局逐步趋稳，少数供应商占据零散利基市场。行业较早期主要玩家为ARM、Synopsys、Rambus、TTPCom以及Ceva等。据Gartner数据，2002年行业CR3与CR5分别为38%与49.7%，市场竞争格局仍相对分散。经过20年的收购与淘汰后，当前行业玩家已高度集中于龙头，CR3与CR5分别上升至66.2%与71.1%，三家龙头已占据大部分份额，其余玩家如Imagination、SST、Ceva以及eMemory等通过在GPU、存储IP等专一市场的领先优势获取一定份额，国内厂商如寒武纪、芯动科技等也在专一市场具有一定领先优势。

　　IP龙头厂商产品覆盖较广，其余厂商多专注于少数品类。主要的三家龙头IP供应商经过多年发展后积累了覆盖较为广泛的产品组合，ARM、Synopsys与Cadence产品基本涵盖大部分品类的IP，而其他厂商如SST、Imagination与CEVA等均较专注于某一品类的IP，如SST主要在存储IP上具有领先地位，Imagination为GPUIP龙头，而CEVA为DSPIP龙头。国内企业中，芯原股份也正逐渐拓宽产品宽度，向平台型IP厂商发展，而其他厂商如寒武纪、国芯科技、锐成芯微等产品分布上仍相对集中。

　　ARM在IP领域具有多年研发积累，IP产品池极为丰富，处理器IP、物理IP以及系统IP共计3000余种，其处理器主打产品Cortex-A、Cortex-R以及Cortex-M系列产品也已有多代迭代产品，丰富的IP储蓄将持续贡献收入。

　　ARM成立于1990，借力苹果，依靠生态高筑处理器IP壁垒。ARM前身为Acorn公司，其于1985年推出第一颗芯片AcornRISCmachine，随后在1990年ARM研发部独立出来成立ARM公司，并获得苹果公司参股。苹果公司的全球首款PDA产品便采用了ARM处理器，随后ARM凭借其对开发者的开放态度迅速扩大市占率，建立其独有的IP生态圈。2016年ARM被软银收购，目前仍为软银子公司。

　　IP产品具有较长生命周期，授权数持续增长助推收入稳步提升。由于ARM对授权的芯片持续收取版税，故收入来源当中较多部分均来源于IP存量产品，IP产品生命周期较长，在ARM版税收入构成当中，1994-2010期间的授权贡献收入超过15%。同时ARM授权梳理保持增长，2020年新产生处理器授权141份，持续增长的授权数将为业绩提升提供支撑。

　　ARM版税为收入主要来源，处理器产品中Cortex-M系列贡献主要版税收入。ARM为在IP版税市场以及处理器IP市场中的龙头，版税收入也占ARM收入来源的主要部分，FY2020Q3（CY2020Q4）中版税收入占61.2%，其次为授权费，占27.2%。而在主打的处理器IP产品上，ARMCortex-M系列IP为处理器版税收入主要贡献，FY2020Q3中，Cortex-M系列贡献处理器版税收入的69%。

　　Synopsys成立于1986年，在其三大业务领域EDA、IP以及软件完整性产品均处于行业领先地位。Synopsys在EDA领域有35年的研发与经验积累，当前在EDA市场中市占率第一，在IP与软件完整性产品领域同样具有多年积累，半导体IP市占率第2。

　　三大业务板块：EDA、IP与系统集成以及软件完整性产品。SynopsysEDA业务主要提供数字与IC定制设计软件、FPGA设计、验证与制造EDA软件。IP与系统集成业务提供涵盖广泛的IP产品以及系统集成解决方案，软件完整性板块提供软件质量与安全相关软件。Synopsys作为半导体产业链上游制造商，产品广泛应用于消费、汽车、工业等多个领域。

　　IP产品池覆盖广泛。SynopsysIP产品主要可分为接口IP、模拟IP、基础IP、安全IP、处理器IP以及子系统IP，接口IP种类丰富，Synopsys在接口、模拟、嵌入式存储器和物理IP领域市占率排名第一。

　　大量并购铸就行业龙头地位。Synopsys成立至今进行了约80余起并购，标的覆盖IP、软件安全与质量、验证与原型、硅工程以及芯片设计公司，Synopsys在IP领域同样并购不断，主要的两次并购为2002年收购inSilicon和2010年收购VirageLogic，分别收获嵌入式存储器IP组合、接口IP组合以及嵌入式存储、NVM等IP。

　　EDA贡献主要收入，IP业务份额扩大。Synopsys收入主要来源为EDA和IP与系统集成板块，EDA板块收入增速相对较低，2021年EDA收入23.54亿美元，同比增长12.1%，占比从2017年的66%下降至2021年的56%，IP与系统集成2021年收入14.17亿美元，同比增长21%，份额从28%上升至35%。

　　成立于1982年，EDA起家，大量并购扩张业务线。Cadence来源于分别成立于1982年和1983的ECAD和SDA公司合并而成，早期专注于后端设计工具，自成立以来，通过大量并购逐步扩宽了IP、系统设计等业务线，当前在EDA与IP领域均处于领先地位。

　　以EDA与IP为核，建立三层业务模型。Cadence业务模型中第一层为EDA软件与IP，提供数字设计与签核、定制IC、验证、IP以及IC封装设计与分析工具及服务；第二层为系统创新板块，包括用于封装IC和PCB的封装系统设计的工具和服务；第三层为万物智能板块，提供解决方案和服务来开发人工智能增强型系统，并将机器学习和深度学习功能添加到Cadence技术组合中，以使IP和工具更加自动化，更快地产生优化结果。

　　收入主要来源于EDA软件，IP所占份额较小。Cadence五大产品线收入贡献较为平衡，主要收入来源为EDA软件，IP收入贡献占比总体较小，2021年IP产品实现收入3.9亿美元，占总收入份额为13%，同比增长3.4%，IP收入增速有所放缓。

　　CEVA专注信号处理IP，产品组合主要包括DSPIP、AIIP、无线平台、传感融合等IP。CEVA成立于2002年，在DSPIP市场占据龙头地位，产品应用领域包括手机等消费电子、汽车、工业与物联网等，主要在手机领域DSPIP有较高份额。

　　当前CEVA授权合约已超过400余份，合作客户包括世界领先的半导体与消费电子厂商，如英特尔、联发科、诺基亚、博通、三星、意法、东芝等。广泛的合作客户圈为CEVA持续提供产品版税收入的同时也建立了CEVAIP的生态圈。

　　CEVA报告收入板块分为版税、授权与NRE两大板块。其中NRE（NonRecurringEngineering）板块主要为承接包括SoC、FPGA、射频、模拟等芯片设计项目收入，2017年以来授权与NRE板块收入份额有扩大趋势，2021年占比已达到59%，版税收入板块与授权设备出货数量相关性较强，保持小幅增长趋势。

　　SST专注存储IP，并推出独立存储器产品。SuperFlash为SST的核心技术，已用于多数晶圆厂与IDM的500nm到28nm的工艺平台上，同时SST的包括EEPROM、NORFlash、EERAM与穿行SRAM在内的存储器产品也在Microchip中单独作为一条产线销售。memBrain技术于2017年推出，几家公司已采用该解决方案进行人工智能计算。除此之外，SST还提供有关Flash宏设计、鉴定和测试的设计服务。

　　SuperFlash技术主要优势为擦除时间低，业内显著领先。SST的核心技术SuperFlash在擦除时间上具备显著优势，据Microchip数据，在SectorErase、BlockErase以及FullChipErase上SuperFlash可分别实现2倍、20倍以及1000倍的性能优势，在功耗方面优化效果同样显著。擦除时间的降低可直接带来成本节省上的收益，Microchip计算在SuperFlash技术下，每单元产品可节省0.192美元的成本。

　　力旺成立于2000年，成立至今专注于LogicNVMIP。当前力旺业务板块分为OTP、MTP、PUF与其他特殊品类IP四大板块，力旺客户资源丰富，主要客户包括等25家Foundry、全球10家主要IDM以及多家Fabless厂商，其中包括台积电、瑞萨、东芝、联电、格芯等实力雄厚的客户。力旺凭借领先技术优势已实现4300万搭载其IP的芯片出货，客户数量超过1950家，超过5950份授权。

　　力旺依靠授权费与版税创收，主要客户为IC设计企业与Foundry。力旺商业模式上与Foundry和设计公司合作，在Foundry方面，向代工厂授权公司IP模块并提供技术支持，帮助代工厂构建开放的芯片设计平台，代工厂向IC设计企业提供代工服务，设计公司可在代工厂平台上完成开发，力旺同时收取授权费与版税，同样对芯片设计企业也通过IP授权的方式收取授权费与版税。

　　从国内IC市场整体来看，国内自给率较低。据ICinsights数据，2020年全球与中国IC市场规模分别为3957亿美元与1434亿美元，而其中位于中国的IC公司生产额为227亿美元，占中国IC市场的15.9%，预计在2025年提升至19.4%，中国自主IC公司2020年实现销售额83亿美元，在国内所有IC公司生产额中占比36.6%，而在国内IC整体市场中仅占5.8%，自给率较低，离实现国产IC供应链自主可控仍有较长距离。

　　IP核市场国内相关企业较少，市场份额较低。半导体IP核行业具有较高的技术壁垒与生态壁垒，市场份额高度集中于海外龙头公司，国内代表企业较少，主要仅芯原股份、寒武纪等，且市场份额较低，2020年芯原股份市占率仅为1.8%，自主可控的IP核有待突破，国产替代空间较大。

　　国内代工厂逐步具备国际竞争水平，助力国产生态链构建。国内代工厂处于逐步开始崛起，涌现出如中芯国际、华虹集团等逐步具备国际竞争水平的企业，ICinsights数据，国内代工厂全球市场份额从2011年的7.2%提升至2021年的8.5%，并预计在2026年有望提升至8.8%。DITITIMES数据，国内代表企业中芯国际与华虹集团进入市场份额前十的行列，市占率分别达到5.7%与3.1%。国内代工厂的快速发展将对上游半导体IP产业形成推力，带动国产行业生态链的构建。

　　代工厂与IP供应商合作关系紧密，为客户搭建开放设计平台。晶圆厂直接对接芯片设计厂商，开放易用的芯片设计平台是代工厂的核心竞争力之一，为减少设计障碍、提高首次成功率，缩短设计、量产与上市时间，代工厂与EDA/IP等上游厂商紧密合作，在工艺平台上提供了全面的IP与设计工具支持。以台积电为例，台积电OIP（OpenInnovationPlatform）平台是一个涵盖全面的IC设计平台，包含由台积电自研或第三方的IP组合，以及合作伙伴所提供的EDA、VCA与DCA工具。IP支持方面，已有多家龙头IP厂商加入到台积电IP联盟中，2021年台积电自研及其IP同盟所能支持的IP种类已超过40000种。代工厂的发展与竞争力构建将离不开与IP供应商的紧密合作，当前国内代工厂的迅速发展也将为国产IP供应商提供机会。

　　中芯国际IP支持广泛，提供多个开发平台。中芯国际作为国内代工厂龙头，在IP支持方面，具有1000余种内部自研IP，合作IP供应商50余家，合作伙伴提供IP共800余种，IP种类涵盖单元库、模拟/混合信号IP、高速接口IP、嵌入式处理器与DSPIP、嵌入式存储IP与射频IP几类，并基于这些IP品类，提供IP应用开发平台包括数字家庭IP平台、移动存储IP平台、数据中心IP平台、移动计算IP平台与物联网IP平台等，为客户设计多领域解决方案提供了充足的IP库支持。

　　IP生态联盟壮大，包含多家国内IP厂商。中芯国际合作IP厂商种包含ARM、Synopsys、Cadence、Imagination、西门子、CEVA、SST等多家国际IP龙头厂商，同时在对国产供应链的支持方面，中芯国际合作IP厂商也包括如芯原股份、芯动科技、橙科等多家国产厂商。

　　国内芯片设计行业高速发展，推动IP需求增长。芯片设计公司为半导体IP厂商的直接客户，中国的芯片设计公司数量快速增加。IP厂商同时布局芯片设计服务和量产业务。国内芯片设计行业高速发展对IP行业形成推力的同时，不少国内半导体IP厂商也在向下游业务延伸，基于自身自研IP或部分外购IP，向客户提供芯片定务。

　　以芯原股份为例，芯原股份在授权自身IP产品之外，还提供芯片定务，芯片定务包括芯片设计服务与芯片量产服务，芯片设计业务主要指根据客户要求提供芯片设计流程中，即从芯片定义到样片生产流程的部分或全部服务。芯片量产业务主要指按客户要求提供委托晶圆厂进行晶圆制造、委托封测厂进行封测，并提供以上过程中的生产管理服务。

　　芯原股份成立于2001年，其独有的经营模式称为SiPaaS（SiliconPlatformasaService）模式，即以自研半导体IP为核心，提供一站式芯片定务和半导体IP授权服务，其业务范围覆盖消费电子、汽车电子、计算机及周边、工业、数据处理、物联网等行业应用领域。SiPaaS服务模式。公司业务结构分为一站式芯片定务与半导体IP授权服务，除类似于海外公司的IP授权服务之外，芯原股份还提供一站式芯片定务PG电子游戏官方网站，按服务的不同环节可分为芯片设计服务和芯片量产服务。

　　IP储备丰富，筑牢业务核心。公司盈利模式核心在于其自研IP种类，公司目前具有图形处理器、神经网络处理器、显示处理器、视频处理器、数字信号处理器以及图像信号处理器六大处理器IP，1400多个数模混合IP和射频IP，以及多个SoC设计基础IP。根据IPnest统计，芯原是2019年中国排名第一、全球排名第七的半导体IP授权服务提供商，其中公司的图形处理器（GPU，含图像信号处理器ISP）IP、数字信号处理器（DSP）IP分别排名全球前三；公司的视频处理器（VPU）IP同样全球领先，服务于众多国际行业巨头的多种产品。

　　IP授权收入占比逐步扩大，贡献主要毛利。公司IP授权业务自2016年以来收入占比逐步扩大，从2016年的28%提高至2021年的33%，增长主要来自知识授权的服务模式。从毛利上看，芯片设计与芯片量产服务毛利率维持在20%以下，毛利主要由IP授权贡献，由于业务模式的差异，IP授权业务具有高毛利率的特征，其成本主要仅为项目技术支持人工成本，整体毛利率维持在90%以上，2021年度IP授权在公司毛利中占比为78%。

　　寒武纪主营业务是应用于各类云服务器、边缘计算设备、终端设备中人工智能核心芯片的研发、设计和销售，以及为客户提供丰富的芯片产品与系统软件解决方案。目前，公司的主要产品线包括云端产品线、边缘产品线、IP授权及软件。三大业务线构筑全流程软件开发平台。开发者可通过寒武纪软件开发平台实现从模型训练到模型推理的全流程，更为便捷高效，加快端到端业务落地的速度，减少模型训练到模型部署之间的繁琐流程，降低学习成本、开发成本和运营成本。

　　寒武纪的终端智能处理器IP产品主要有1A、1H和1M系列，分别于2016、2017、2018年推出，IP覆盖从0.5TOPS到8TOPS的区间内不同档位的人工智能计算能力需求，其片上缓存的尺寸亦可按照需求进行配置，公司智能处理器IP可集成于手机SoC芯片以及各类IoTSoC。

　　IP业务逐年下滑，公司业务初期IP营收占比较大，2017年贡献收入的98%，2018年公司智能芯片与加速卡等产品逐步开始放量，2018年IP收入相对较高的原因为实现了向华为海思的授权，授权收入与版税收入均较高，随后2019~2021年客户拓展有限，授权费用均较少，IP营收主要来源于版税收入，并呈逐年下滑趋势，2021年IP业务实现收入687万元。

　　国芯科技主要产品与服务包括IP授权、芯片定务和自主芯片及模组产品等三大类业务，公司核心技术即为自主IP库，并基于自主IP提供芯片定务，芯片定务包括定制芯片设计服务和定制芯片量产服务，同时国芯科技还提供自主芯片与模组产品，产品主要应用于信息安全、汽车电子和工业控制、边缘计算和网络通信三大关键领域。

　　IP业务提供嵌入式CPU内核产品及SoC设计平台。国芯科技基于M*Core、PowerPC和RISC-V三大指令集，设计了具有自主知识产权的8大系列40余款CPU核，除IP核授权以外，公司基于自主可控的嵌入式CPU核、自主研发的外围应用IP模块并结合外部采购的部分外围IP模块，建立了面向信息安全、汽车电子和工业控制、边缘计算和网络通信三大SoC芯片设计平台。

　　公司成立于2001年，基于三大指令集完成40余款CPU内核研发PG电子游戏官方网站。公司成立至今持续保持研发创新，分别从2001年、2010年以及2017年开始摩托罗拉M*Core、IBMPowerPC以及RISC-V指令集的嵌入式CPU研发，并基于对应IP推出了SoC设计平台。

　　锐成芯微是一家成立于2011年具有创新能力的物理IP提供商，公司致力在万物互联时代实现人与人、人与物、物与物之间的全面连接，为促进数字经济发展、建设数字中国提供领先的物理IP解决方案。公司主营业务为提供集成电路产品所需的半导体IP设计、授权及相关服务，主要产品及服务包括模拟及数模混合IP、嵌入式存储IP、无线射频通信IP与有线连接接口IP等半导体IP授权服务业务和以物理IP技术为核心竞争力的芯片定务等。锐成芯微可提供一系列高速高性能接口类IP和混合信号IP，包括USB、MIPI、SerDes等。SerDes IP可支持USB、PCIe、SATA等接口协议。

　　IP，积累并搭建了智慧城市、智慧家居、工业互联网PG电子游戏官方网站、可穿戴设备等多种物联网芯片IP解决方案，助力合作伙伴高效、安全地完成芯片设计，缩短芯片产品的验证及上市时间，提高量产良率，降低开发成本，加强物联网产品生态的个性化、丰富度和市场竞争力。根据IPnest报告，锐成芯微是中国排名第二、全球排名第二十一的半导体IP供应商。锐成芯微作为中国主要的物理IP供应商之一，在模拟及数模混合IP、无线射频通信IP等物理IP细分领域具有显著的竞争优势。其中，公司的模拟及数模混合IP排名中国第一、全球第三，2021年全球市场占有率为6.6%；公司的无线射频通信IP排名中国第一、全球第三，2021年全球市场占有率为4.5%。

　　成立于2020，是一家高科技半导体集成电路设计企业。官网显示，牛芯半导体拥有先进的架构和技术，为客户提供高性能、低功耗的DDR3/4/5和LPDDR2/3/4/4x/5 IP组合解决方案。同时提供25/28/32G Serdes IP。

　　公司专注接口IP，覆盖SerDes与DDR等产品线。牛芯半导体在主流先进工艺布局SerDes、DDR等中高端接口IP，除SerDes与DDRIP外，牛芯还具备7nm及以上后端设计服务能力，提供从Spec导入到量产的一站式定制化芯片解决方案。产品广泛应用于5G通信、AI运算、智慧终端、网络交换、基站芯片、云计算、服务器、存储等领域，累计服务客户超过100家。牛芯半导体与SMIC、UMC、TSMC、Samsung、HLMC五大Foundry厂合作，拥有自主可控的核心技术，已申请多项专利。

　　SerDesIP具备国内领先水平。28G/32GSerDesIP为牛芯代表产品之一，28GSerDes技术是有线与无线通信应用中的关键互联技术，牛芯半导体基于国产SMIC14nm工艺的28GSerDesIP一次流片即成功硅验证，成为行业内唯一一款国产长距28GSerDesIP。

　　牛芯已加入UCIe联盟，共建Chiplet生态。2022年3月，英特尔、AMD、ARM、高通、三星、台积电、日月光、Google、Meta、微软等十余家行业巨头联合成立了UCIe产业联盟，该联盟旨在建立统一的die-to-die互连标准，打造一个兼具开放性、可互操作性的Chiplet生态系统。2022年4月牛芯半导体加入UCIe，成为首批加入的国产IP企业，共同参与Chiplet接口规范的标准化研究与应用。

　　提供高速混合电路IP、芯片定务与GPU三类产品。成立于2007年，是一站式IP和芯片定制领军企业，聚焦计算、存储、连接等三大赛道，提供跨全球各大工艺厂（台积电/三星/格芯/中芯国际/联华电子/英特尔/华力）从55纳米到5纳米全套高速混合电路IP核和IP相关芯片定制解决方案。已授权支持全球逾60亿颗高端SoC芯片进入大规模量产，历史客户涵盖瑞芯微、全志、君正，以及AMD、微软、亚马逊、高通、安森美等多个知名企业。

　　公司推出第一代GPU产品。公司风华1号单芯片A卡渲染能力达到160GPixel/秒，FP32浮点性能达到5TFLOPS，支持Linux/龙芯/Windows/安卓操作系统图形框架，同时支持4路路路性能为25TOPS。

　　公司已推出自主Chiplet解决方案。UCIe标准发布后，芯动科技便推出自主研发的与UCIe标准兼容的Chiplet解决方案Innolink，当前已在先进工艺上量产验证成功。芯动综合考虑SerDes和DDR的技术特点，在Innolink-B/C采用了DDR的方式实现，提供基于GDDR6/LPDDR5技术的高速、高密度、高带宽连接方案，而针对长距离PCB、线缆的Chiplet连接，Innolink-A提供基于SerDes差分信号的连接方案，以补偿长路径的信号衰减。芯动科技前瞻性布局DDR的技术路径，使得公司在Chiplet产品上具备先发优势，当前处于业界领先水平。

　　灿芯半导体提供IP授权与芯片定务。灿芯半导体的YOU系列IP和YouSiP（Silicon-Platform）解决方案，经过完整的流片测试验证，可广泛应用于5G、AI、高性能计算、云端及边缘计算、网络、物联网、工业互联网及消费类电子等领域。

　　灿芯成立于2008年，创立之初主要业务为芯片设计，2016年正式推出自有IP品牌YouIP，之后通过不断地内生研发拓展自主IP，获得赛迪顾问技术百新企业、EETimes最具潜力半导体新秀等多项奖项，获得上海市以及工信部专精特新企业认定等资质，一定程度上体现了公司的技术优势。

　　灿芯IP产品以及芯片设计合作代工厂为中芯国际，2010年公司获得中芯国际投资，与中芯国际为深度战略合作关系。IP核产品均在中芯国际工艺上完成。同时公司芯片设计服务合作伙伴包括国际主流IP厂商ARM、Synopsys与Cadence，以及Amkor、日月光等封测厂。

　　成立于2020年，致力于国产先进半导体IP的研发和服务。官网显示研发团队正在集中力量自主开发覆盖14/12纳米及以下的先进工艺IP，同时也开发了DDR PHY IP、56G/112G Serders产品。在第六届集半导体峰会上，芯耀辉重点展出了PCIe, Serdes, DDR, USB, MIPI, HDMI等涵盖最先进协议标准的全栈式完整IP解决方案。

　　专注于接口IP，同时提供IP升级服务。芯耀辉当前IP组合集中于接口IP，包括DDR、PCIe、HDMI、USB、SATA、MIPI与SerDesIP，除相关IP授权服务外，芯耀辉还提供IP升级服务，主要为芯片调试、IP子系统、系统设计与性能分析以及IP硬化四类服务。

　　与Synopsys达成合作，获得DesignWare授权。2021年芯耀辉与Synopsys建立战略合作关系，Synopsys授权芯耀辉运用其12-28nm工艺技术、适配国内芯片制造工艺的DesignWareUSB、DDR、MIPI、HDMI和PCIExpress的系列IP核。芯耀辉在获得此次新思科技的授权后，将利用这些经过Synopsys硅验证的接口IP核为国内芯片制造公司的工艺提供针对性的定制、优化IP以增强芯片设计的自动化水平，并提升客户系统的验证水平，为客户产品的集成和部署提供加速度。

　　和芯微成立于2004年，专注于高速高精度数模混合信号集成电路IP核的研发、推广和授权。当前公司业务主要为定制IP授权、SoC设计服务与芯片测试服务，IP组合包括高速接口、高速I/O、ADC等IP，基于自身IP，向客户提供SoC设计服务，同时也提供IC封测解决方安，服务的海内外客户数量已超过100家，申报专利400多项，其中包括85项美国专利。公司的核心技术是高速串行接术、音频编解码（AudioCodec）技术和高速AD-DA转换技术。高速串行接术提供高达12.5Gbps的速度，涵盖USB3.0、SATA、PCIe和RapidIO等技术，音频编解码可提供16位至24位精度音频转换，高速AD提供位宽10bit/12bit，采样速率可达200MHz。能提供1.25-12.5Gbps多速率SerDes IP方案。公司与主要的晶圆代工厂在22nm/28nm/40nm/55nm/65nm/90nm/0.13μm/

　　0.18μm等工艺开展合作，提供经过批量生产验证或硅验证的IP产品，同时也可根据需求定制IP产品。

　　和芯微80%以上为研发人员。公司目前员工数超过200人，研发人员为166人，占比超过80%，其中有68人为具有10年以上开发经验的熟练工程师，曾参与上百个IP定制/SoC设计项目。人员分布上模拟电路、IP数字电路与SoC数字电路人员占比较高。

　　华夏芯拥有完全自主知识产权的CPU、DSP、GPU和AI处理器IP，基于创新的统一指令集架构、微架构和工具链，面向物联网、边缘计算和云计算应用，提供高性能和高能效等不同系列的定制化芯片产品。当前华夏芯的IP组合主要包括CPU、AI加速器与ISPIP，一款GPUIP、32位低功耗CPU以及一款低功耗音频DSPIP在研中。除IP授权外，华夏芯还提供SoC平台，当前为GP3600与GP8300两款产品，基于GP3600的人工智能芯片解决方案可覆盖智能驾驶、智能安防、智能家居、机器人、工业物联网等多个领域。FPGA板卡方面，华夏芯提供可编程AI加速卡、编解码加速卡与智能网卡。

　　华夏芯GPTX1CPUIP为公司代表产品之一，GPTX1CPU是华夏芯自主架构的面向嵌入式的CPU核，GPTX1CPU是华夏芯统一处理器平台（UnityPlatform）的第一代产品，依托Unity指令集，针对先进半导体工艺对微架构和流水线进行了深度优化，能够在相同工艺下达到更高的主频和更高的能效，广泛应用于网络、通讯、数字电视、存储等领域。

　　芯启源2015年成立之后，首先通过收购MarvellTCAM产线拥有了TCAM业务，并且在2018年初该TCAM产品获得了新华三认证。2017年公司布局USBIP产品获得USB-IF官方认证，并于2018年获得SONY/HRPC订单，同时在通信方面，2020年公司开始布局智能网卡，并推出了AgilioDPU产品，年末获得了中国移动的采购订单，进一步佐证公司的研发实力。

　　纳能微成立于2014年，是一家国内领先的主营集成电路IP核设计与定务的高新技术企业，专注于数模混合高速SERDESIP核的研发和销售，拥有PCIE、USB3.1/USB3.0/USB2.0、JESD204B、GVI/LVDS/MIPIPHYIP及12.5G/16G高速SERDESIP核等多项核心技术，产品工艺制程已达8nm节点。纳能技术研发团队已经完成了超过100项IP授权与服务案例，获批电路设计专利近30项。具有0.6G-12.5GSerDes IP核。

　　客户方面，纳能微与国内外主流代工厂保持长期良好合作关系，目前在0.18um至8nm工艺节点，已经为大量国内外客户完成了十余类集成电路IP核的设计开发与流片验证。

　　由芯原和新思等4家公司共同投资设立。芯思原传承了芯原与新思成熟工艺节点的芯片接口和模拟IP，并致力于此类IP往中国新建的40/55nm foundry的移植开发。在DDR IP接口领域，芯思原有DDR3/2、DDRmultiPHY、DDR4 multiPHY三种，可支持DDR 2、DDR3、DDR4、LPDDR2、LPDDR3等应用。

　　2021年成立于南京，是一家专注于做先进制程工艺IC设计，致力于IP自主研发和服务、赋能芯片设计和SOC定制解决方案的技术平台公司，主要面向高性能计算、数据中心、5G通信、人工智能、汽车电子等领域。能够为客户提供先进制程IP、一站式的高端Soc定制以及Chiplet&先进封装产品。目前已完成A轮过亿元融资。据了解，本轮融资将主要用于企业级高速接口IP与Chiplet产品研发，进一步加强中茵微在高速数据接口IP（32G 、112G SerDes）和高速存储接口IP（LPDDR5、HBM3等）的技术优势以及产品布局，同时也会用于推进Chiplet产品的快速落地。

　　Chiplet目前备受瞩目，国际大厂已经陆续推出了Chiplet的产品，国内芯片企业对Chiplet也是一致看好。Chiplet的发展也诞生了高速Die to Die接口的需求。在Chiplet的接口IP方面，国内芯原和芯动科技已经推出了实质性的产品。芯原是首批加入UCIe产业联盟的企业，基于“IP芯片化，IP as a Chiplet”和“芯片平台化，Chiplet as a Platform”两大设计理念，芯原推出了基于Chiplet架构所设计的高端应用处理器平台，目前该平台12nm SoC版本已完成流片和验证，并正在进行Chiplet版本的迭代。

　　上海橙科微电子科技有限公司成立于2011年，是国内领先的高速网络传输芯片设计公司，目前已经完成C轮数亿元的融资。公司主要产品包括基于CMOS工艺的高速数据传输芯片等，可广泛应用于高速数据通信、光网络、云计算等领域，同时公司也提供针对用户需求的定制化服务。

　　橙科微电子由留美归国博士创办，核心团队来自Broadcom、Inphi等国际知名芯片公司，有超过20年的芯片设计从业经历，技术实力强劲。

　　橙科微电子专注于Serdes技术的高速网络传输IP和芯片研发，是中芯国际全球唯一一家量产10G以上速率的白金级IP供应商，IP授权芯片出货量4亿颗。橙科微电子是国内唯一一家成功研发50G速率CDR/DSP高速网络传输电芯片的公司，并且成功流片，打破国外垄断。据悉目前已经能提供56G、112G 的IP。

　　橙科微电子凭借多年的技术积累，未来将紧随国际电气和电子工程师协会IEEE最新的标准，持续增加投入，研发100G及更高传输速率的网络传输芯片，为实现国内高端芯片的国产替代贡献力量。荣获2022年上海市“专精特新”中小企业称号。

　　Chiplet（芯粒）是一种可平衡计算性能与成本，提高设计灵活度，且提升IP模块经济性和复用性的新技术之一。Chiplet实现原理与搭积木相仿，把一些预先在工艺线上生产好的实现特定功能的芯片裸片，通过先进的集成技术（如3D集成等）集成封装在一起，从而形成一个系统芯片。

　　Chiplet的发展演进为IP供应商，尤其是具有芯片设计能力的IP供应商，拓展了商业灵活性和发展空间。

　　Chiplet继承了SoC的IP可复用特点的同时，进一步开启了半导体IP的新型复用模式，即硅片级别的IP复用。不同功能的IP，如CPU、存储器、模拟接口等，可灵活选择不同的工艺分别进行生产，从而可以灵活平衡计算性能与成本，实现功能模块的最优配置而不必受限于晶圆厂工艺。

　　Chiplet模式具备开发周期短、设计灵活性强、设计成本低等特点；可将不同工艺节点、材质、功能、供应商的具有特定功能的商业化裸片集中封装，以解决7nm、5nm及以下工艺节点中性能与成本的平衡，并有效缩短芯片的设计时间并降低风险。

　　UCIe联盟成立，构建Chiplet互联规范。2022年3月，Chiplet互联标准UCIe（UniversalChipletInterconnectExpress）正式成立，发起人为AMD、ARM、日月光、谷歌、英特尔、Meta、微软、高通、三星与台积电，九家覆盖芯片设计、软件系统、代工与封测的行业巨头。UCIe联盟致力于推行Chiplet互联规范，当前联盟成员包括Synopsys、Cadence、ADI、博通等国际龙头，国内企业中也有芯原股份、芯耀辉、阿里巴巴、奇异摩尔等企业加入当中，成为国内首批加入UCIe联盟的企业。